根據該協會發布的新聞稿, LPDDR4 由 LPDDR3 的單通道架構升級為雙通道、每通道16位元,總位元寬度達到32位元; LPDDR4 的I/O資料傳輸速率為3200 MT/s,總運作速率為4266 MT/s ,是LPDDR3運作速率2133 MT/s的兩倍。
而因為採用雙通道架構,降低了記憶體陣列到I/O接合墊(bond pads)之間資料訊號傳遞距離,因此新規格也能達到更低的功耗。
JEDEC理事會主席Mian Quddus 在新聞稿中表示,LPDDR4規格在性能上有大幅的提升:「是為了迎合全球最先進行動系統對功耗、頻寬、封裝、成本以及相容性方面的需求。」
新規格重點如下:
˙雙通道架構;
˙提供CA與DQ的內部參考電壓(Internal Vref);
˙資料匯流反轉(Data Bus Inversion,DBI-DC);
˙CA與DQ內部終端電阻(ODT);
˙I/O吞吐量3200 MT/s、最大可達4266 MT/s;
˙信令電壓(Signaling voltage):367mV~440mV;
˙運作電壓:1.1V;
˙預先擷取(Pre-fetch)容量:每通道32B;
˙拓樸:點對點、PoP、MCP;
˙最大I/O電容:1.3pF;
˙寫入均衡(Write leveling);
˙6接腳(雙通道12接腳) SDR CA匯流排,具備調馴功能(CA training);
˙與前幾代低功耗DRAM規格相同,LPDDR4不需要DLL與PLL。
其他詳細資訊請參考JDEC官網:http://www.jedec.org。
編譯:Judith Cheng
(參考原文: JEDEC Unveils Low-Power Memory Standard)